# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-163798

(43)Date of publication of application: 09.06.1992

(51)Int.CI.

G11C 16/06

(21)Application number: 02-291567

(71)Applicant : NEC CORP

(22) Date of filing:

29.10.1990


(72)Inventor: KONDOU ICHIYOSHI

## (54) SEMICONDUCTOR STORAGE INTEGRATED CIRCUIT

## (57) Abstract:

PURPOSE: To reduce the current load of a boosting circuit by applying voltage boosted by the boosting circuit for a fixed time only to the gates of all Y selectors selecting the control gate line of a device regardless of an output from a Y decoder circuit.

CONSTITUTION: A semiconductor storage device (an EEPROM), boosting circuits 402, 403, 404 generating voltage higher than supply voltage and a Y decoder circuit 101 operated by a row selective address signal conductor are provided. Voltage boosted by the boosting circuits 402, 403, 404 is applied only to the gates of all Y selectors 102 selecting the control gate line of a device regardless of an output from the Y decoder circuit 101 for a fixed time. Accordingly, voltage being boosted by the built-in boosting circuits 402, 403, 404 and higher than supply voltage is applied to the gate electrodes of all Y selectors 102 selecting the control gate line of the EEPROM for the time including the time when the E





gate line of the EEPROM for the time including the time when the EEPROM conducts read operation, thus reducing the current load of the boosting circuits 402, 403, 404.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]



[Date of final disposal for application]

[Patent number]

Date of registration

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

### 19日本国特許庁(JP)

①特許出願公開

## @ 公 開 特 許 公 報 (A) 平4-163798

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)6月9日

G 11 C 16/06

9191-5L G 11 C 17/00

309 D

審査請求 未請求 請求項の数 3 (全1頁)

69発明の名称

半導体記憶集積回路

**郊特 頭 平2-291567** 

②出 願 平2(1990)10月29日

⑩発 明 者 近 藤 伊 知 良 ⑪出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号 日本電気株式会社内 東京都港区芝5丁目7番1号

**60代 理 人 弁理士 内 原 晋** 

明細書

発明の名称

半導体記憶集積回路

#### 特許請求の範囲

- 1、電気的にプログラム可能な半導体配便装置と、電源電圧より高い電圧を発生させる昇圧回路と、列選択アドレス信号線によって動作する Y デコーダ回路とを備え、前記装置のコントロールゲート 設定 を選択するすべての Y セレクタのゲートのみに、所定時間前記昇圧回路により昇圧した電圧を印加する手段を設けたことを特徴とする半導体記憶 塩 積 回路。
- 所定時間が、半導体記憶装置に読み出し動作を行う時間を含む請求項1記載の半導体記憶集積回路。
- 3. 所定時間が、半導体記憶装置に書き込み又は消去動作を行う時間以外の時間である翻求項1

記載の半導体記憶集積回路。

#### 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明は半導体記憶集積回路に関し、特に電気的に記憶内容を変化することが可能な半導体記憶装置(以下EEPROMと記す)に用いられるデコーダ回路に関する。

## 〔従来の技術〕

から構成される単位記憶セルを設け、さらに同一パード内の半導体記憶装置の通常コントロールゲートと呼ばれるゲート電極204に接続され、このゲートに与えられる信号によりスイッチ動作を行う半導体装置203(以下、これをワードセレクタと呼ぶ)が1ワードに対して1個、第2図の例では1ワードは合計9個の半導体装置乃至半導体記憶装置により構成されている。

従来のEEPROMは、主に電源としては5V

体記憶装置のゲート電極やあるいはデコーダ回路 の出力に昇圧した電圧を与える。第3回に本方式 を用いた場合の構成を示す。

第3図においては、Xデコーダ回路301とY デコーダ回路302の出力に、昇圧電源305の 電圧を、Y、Xレベルシフト回路303、304 を介して昇圧するという構成となっている。

Xデコーダ回路301, Yデコーダ回路302 は、NANDゲート・インパータ、制御信号31 0、311の交差するところのトランジスタをそれぞれ有し、ワードセレクタ313は第2回と同様な構成であり、X、Yレベルシフト回路304 は、それぞれ2個のPチャネルトランジスタを有する、Yセレクタ306は、データ練309と交差するとごろにトランジスタを有する。

これにより、コントロールゲート電圧供給線308の電圧(これを以下Vco電圧という)も、充分にコントロールゲートに印加されるようになる。Vco電圧は、1ボルト~2ボルト程度の値であり、この値は、EEPROMを書き込んだ時の

を用いるものが主に開発され、EEPROM自体 も、5Vの延辺で動作するのに都合が良いような 半導体配体装置として設計されていた。新規に低 電圧動作可能なEEPROMを開発する際、大き く分けて2つの方法が考えられる。1つは、EE PROM自体から低電源電圧で動作が可能なよう に新規に設計しなおす方法と、もう1つはEEP ROMは従来ちV電源で用いられたものを用い、 デコーダ回路等の回路構成を新規に設計するとい う方法が考えられる。前者においては、新規にア ロセス開発と新規に回路設計を行う必要があり、 多くの時間と費用を要するが、後者においては E EPROMの技術は確立されているので、新規に 回路設計を行うことにより、前者に比べて時間と 費用の点で有利である。ここでは、後者の場合の 例を示す。

従来から半導体記憶集積回路においては、電源 電圧から昇圧回路を設けて、回路内部の必要なと ころに昇圧した電源電圧よりも高い電圧を印加す るという方法がある。このような方法では、半導

しきい値と消去した時のしきい値とのほぼ中央値 に相当する値がとられる。

第3図をもとに、読み出しの助作についる。 別明する、制御信号310、311は日とするれ ソアドレス入力は316の入力により選択レンス クロ路302により昇圧電305の出 シフト回路302により昇圧電かり シフト電される。これによりなる、アドレス のより昇圧ないかが昇圧されたなど、アドロ路304により 317により選択レベルシアドロ路304により カスでまる。これによながデコー路304により はたなど、アドロ路304により カスでもしたないが現る。これにより カスでもしたないが現る。 カスでもしたないが カスでもしたないが の記憶データの内容が現われ、これをセンスで増幅する。

本例では、 X デコーダ回路の出力と、 Y デコーダ回路の出力を共に昇圧しているが、 この理由は、以下の 2 点である。 1 つに、 Y セレクタ

315、ワードセレクタ313のゲート電圧が、電源電圧の低下とともに下がり、Vco>Vpb-Vpm(Vpm:電源電圧、Vpm:Yセレルタ、ワーグセレクタのしきい値)となると、半導体装コントロールゲートに印加されなくなるということが出まり、ピットセレクタは、そのトランジスタ幅はれるので、チャネル長も短くすることはできないので、チャネル長も短くすることはできないので、ピットセレクタ314のゲート電圧の低下とともに、EEPROMのオン電流は小さくなったということが起こらないようにするためである。

ところが、昇圧回路の供給できる電流は、一般的に10マイクロアンペア程度であり、この値は電源電圧の低下と共に小さくなっていく。前述したように、Xデコーダ回路301とYデコーダ回路302の出力を読み出し動作の際に必ず昇圧電圧まで充電しなくてはならない。通常、Xデコー

ワード終に128個、Yセレクタ数16個として、次のようになる。

8.9×10<sup>-3</sup>× 128+7.12×10<sup>-2</sup>×16=2.27pF これが、ゲート容量のみの総計である。電源電 圧を2 Vとし、さらに 4 Vまで昇圧するし、1 秒間に10 回すなわち1マイクロセコンドに1回 読み出しを行うとすると、(4-2)×2.27×10<sup>-12</sup> ×10<sup>6</sup>=4.54μAとなり、1マイクロアンペア程 度の電流供給能力しかない昇圧回路にとって大き な負担になることがわかる。この値は、ゲート容 量のみであり、この値にXデコーダ回路301、 Yデコーダ回路302に付く寄生容量も充電すべ き容量となる。ここでは、簡単のためにゲート容 量のみを評価の対象とした。

Y デコーダ回路 3 0 2 の出力は、通常EEPR O M の場合、1 ワード分のすべてのY セレクタ 3 0 6 を選択しているので、EEPROMのコント ロールゲートを選択する第 2 図のワードセレクタ グ回路 3 0 1 の出力には、EEPROMのビットと
セレクタ 3 1 4 が 6 4 個か 6 2 5 6 個程度投
れ、また、Yデコーグ回路 3 0 2 の出力には、1
ワード分のYセレクタ 3 0 6 又はその 2 倍の 数 ケード 分の Y セレクタ 3 0 6 又はその 2 倍の 数 ゲー グ 回路 3 0 1 、Y、 デコーグ 回路 3 0 1 、Y、 デコーグ 回路 3 0 1 、Y、 デコーグ 回路 3 0 1 、Y、 デーク の 2 に付 ならない。この 充電の ための 電 で が、 どの程度で、 見積 を 3 に かんと で 、 りんと すると、 なの ゲート 容量チャネル 長 2 μm、 チャネル ル の 6 の ゲート 容量チャネル 長 2 μm、 チャネル 4 0 μm、 ゲート 酸 化 酸 厚 4 0 0 A と すると、 なのようになる。

2 μm × 5 μm × 8.9×10<sup>-4</sup>p F / μm<sup>2</sup>

 $= 1.9 \times 10^{-3} p F$ 

2 μm × 40 μm × 8.9×10<sup>-4</sup> p F / μm<sup>2</sup>

 $= 7.12 \times 10^{-2} p F$ 

203だけではなく、結果として第2図では5個のすべてのYセレクタのゲート電極が昇圧されることになる。

#### (発明が解決しようとする課題)

このような従来の低電圧試み出し動作可能などとPROM半導体記憶集積回路は、昇圧回路に関係にして解の出生と、ソデコーダ回路の出力だけでなく、アデコーダ回路の電流性があり、この昇圧回路の電流供給能力を大きでの昇圧回路の面積を大きすいては、低電源電圧の動作限界を低くすることができないという同語点があった。

本発明の目的は、前記同題点を解決し、昇圧回路の電流負荷を小さくし、また低電源電圧側の動作限界を低くできるようにした半端体記憶集積回路を提供することにある。

#### 〔課題を解決するための手段〕

本発明の半導体記憶集積回路の構成は、電気的

にプログラム可能な半導体記憶装置と、電源電圧より高い電圧を発生させる昇圧回路と、列選択アドレス信号線によって動作するYデコーグ回路の出力とは無関係に、前配装置のコントロールゲート線を選択するすべてのYセレクタのゲートのみに、所定時間により昇圧回路により昇圧した電圧を印加する手段を設けたことを特徴とする。

#### (実施例)

次に本発明について図面を参照して説明する。 第1図は本発明の一実施例の半導体記憶集積回 路の回路図である。

第1図において、本実施例は、Yデコーグ回路 101と、この出力に接続されているYセレクタ 回路102と、Yデコーダの出力級であるデータ 線選択級113、コントロールゲート線選択線 114を昇圧電源105の電圧Vpmまで昇圧す るレベルシフト回路103と、Yセレクタ回路 102によりデータ線109とコントロールゲート電圧供給線108と接続される選択、非選択

電圧供給線108に現われている電圧 V coをワード線104により選択されているすべてのメモリーセルのコントロールゲートに、V DD ー V TM < V coの場合でも V PD ー 電源電圧、V TM : Y セレクタに用いられているトランジスタのしきい値)である限り、正しく与えることが可能である。

このとき、従来技術においては、選択したメVco リーセル111のコントロールゲートでは、1ワートが、本実施例では、1ワードに接続されている本来非扱のメモリール 112のコントロールがで、選択のコントロールがでは、2のコントロールがでは、選択が立たがでは、当時をしているEEPROMではなみ出しなっているEEPROMではなりにはないのにはない。これによるでは、対対によるが、これによるでは、対対によるが、は、問題がないことがあっている。

次に書き込み消去動作について説明する。読み

次に本実施例の動作について説明する。半導体 記憶装置の配憶内容を読み出す場合、読み出し制 御信号106をし、制御信号107を共に日とす る。このとき、データ経選択数113は、Yアド レス入力線110の値により、その出力が決められるが、コントロールゲート級選択録114は、 Yアドレス入力線110の入力に無関係に常に日 である。書き込み消去制御信号線106は日であ るから、このときコントロールゲート線選択線 は、第2電源の電位になり、コントロールゲー

本実施例においては、Yデコーダ回路の出力であるコントロールゲート線選択線114を昇圧回路が設み出し動作にはいるとき1回チャージアップすれば良いので、Yアドレスの異なる番地を何度読み出しても昇圧回路の負荷は、Xデコーダ回

路の分だけである。

界圧回路は、第4図に示すように、4個の昇圧 用コンデンサ402の2、4個のMIS型半導体 装置403、404により構成され、電流供給能 力は、コンデンサの容量値と動作クロック405 により、電流供給能力が従来例に比べて半分の能 力で良くなれば、コンデンサの容量値で半分すな わち面積が半分になり、動作周波数でいえば、昇 圧回路での消費電流が約半分になるという効果が ある。

本実施例の半導体記憶集積回路の構成は、第1の電源と第1の電源とは異なる第2の電源と、電気的に記憶内容を変化することが可能な半導体記憶装置と、前記半導体記憶装置のドレインを選択する第1の半導体装置を単位記憶セルとし、前記単位記憶セル内の半導体記憶装置のゲート場子を選択する第2の半導体装置を有し、前記第1、第2の半導体装置のゲートに第2の電源電圧1、第2の半導体装置のゲートに第2の電源電圧

以上説明したように、本発明は、EEPROMが読み出し動作を行う時を含むような時間にEEPPROMのコントロールゲート線を選択するすべてのYセレクタのゲート電極に内蔵した界圧回路により昇圧した電源電圧より高い電圧を印加するので、EEPROMの内容を読み出す動作を行っても、昇圧回路の出力によって動作するなはXデコーダ回路のみとなり、昇圧回路の電流負荷を小さくすることになる効果がある。

前記のように評価すると、例えばEEPROMのピットセレクタのチャネル長2μm、チャネル幅5μm、ゲート酸化酸400Åとし、1ワード報に128個のEEPROMが接続されているとし、1マイクロセコンドに1回読み出すとすると、 8.9×10<sup>-3</sup> pf× 124×10<sup>-6</sup>×(4-2)=2.27μAとなり、従来例の4.54μAに比べて約半分の値になっている。

また、従来用いられた電源電圧でのEEPRO M技術により、従来より低電源電圧で動作可能な

を与える手段に接続され前記第1の半導体装置の ドレインは、第1の電源のもとで動作するYデコ ーダ回路の出力により、ゲートが制御される第3. の半導体装置のゲートとは異なる端子に接続さ れ、また前記第2の半導体装置のドレインは前記 Yデコーダ回路の出力と制御信号により、制御す る手段によりゲートが制御される第4の半導体装 置のゲートとは異なる端子に接続され、前記第4 の半導体装置のゲートに前記Yデコーダ回路の出 力と制御信号により、第2の電源電圧を印加する 手段が接続され、前記大4の半導体装置のゲート に前記第2の電源電圧を半導体装置が、電気的に 記憶内容を変化させている期間を除き、かつ半導・ 体装置の記憶内容を読み出している期間を含むよ うに与えることを特徴とし、特に前記第2の電源 電圧が前記第1の電源より発生される手段を内蔵 していることを特徴とし、また特に前紀単位配博 セルを2個以上まとめて前記第2の半導体装置が 選択していることを特徴とする。

〔発明の効果〕

技術を提供可能となるという効果がある。

### 図面の簡単な説明

第1図は本発明の一実施例の半導体記憶集積回路の回路図、第2図は電気的に書き込み消去可能な半導体記憶装置の1ワードの構成を示す回路図、第3図は従来技術における半導体記憶集積回路の回路図、第4図は第1図の回路に基く昇圧回路の回路図である。

1 0 1 、 3 0 2 ··· Y デコーダ回路、 1 0 2 、 3 0 6 ··· Y セレクタ回路、 1 0 3 、 3 0 3 、 3 0 4 ··· レベルシフト回路、 1 1 1 . 1 1 2 ··· メモリ ーセル、 2 0 2 、 3 1 4 ··· ビットセレクタ、 2 0 3 、 3 1 3 ··· ワードセレクタ、 4 0 2 ··· 昇圧用コ ンデンサ、

代理人 弁理士 内 原 音

